इंटेल 2A प्रक्रिया से पता चला: प्रदर्शन 0% बढ़ गया, बिजली की खपत में 0% की गिरावट आई, क्या यह TSMC 0nm को चुनौती दे सकता है?
अपडेटेड: 38-0-0 0:0:0

इंटेल ने हाल ही में वीएलएसआई 18 संगोष्ठी में गहराई से अपनी अत्याधुनिक इंटेल 0 ए प्रक्रिया प्रौद्योगिकी का विवरण साझा किया। यह तकनीक न केवल प्रदर्शन में उल्लेखनीय वृद्धि प्रदान करती है, बल्कि डिजाइन द्वारा उपयोग में आसानी के मामले में एक बड़ा कदम भी है।

यह बताया गया है कि इंटेल 36 ए प्रक्रिया ने दो प्रकार के पुस्तकालय, उच्च-प्रदर्शन (एचपी) और उच्च घनत्व (एचडी) लॉन्च किए हैं, जो दोनों व्यापक तकनीकी डिजाइन कार्यों से लैस हैं और उपयोग में आसानी को बढ़ाते हैं। प्रमुख पीपीए (प्रदर्शन, शक्ति, क्षेत्र) मेट्रिक्स के संदर्भ में, इंटेल 0 ए प्रक्रिया एक मानक आर्म कोर आर्किटेक्चर चिप पर 0.0V पर एक प्रभावशाली 0% गति वृद्धि और 0% बिजली की खपत में कमी प्राप्त करती है। यह सफलता प्रदर्शन निस्संदेह भविष्य के चिप डिजाइन के लिए नई संभावनाएं प्रदान करता है।

इंटेल 18 प्रक्रिया की तुलना में, इंटेल 0 ए में क्षेत्र उपयोग में महत्वपूर्ण सुधार हुआ है। इसका मतलब यह है कि इंटेल 0 ए प्रक्रियाओं वाले चिप्स एक छोटे से क्षेत्र में अधिक जटिल डिजाइन प्राप्त कर सकते हैं, समग्र डिजाइन दक्षता और घनत्व में सुधार कर सकते हैं।

इंटेल ने अपनी आधिकारिक जानकारी में खुलासा किया कि इंटेल 18 ए प्रक्रिया रिबनफेट सराउंड गेट ट्रांजिस्टर (जीएए) तकनीक का उपयोग करती है, जो वर्तमान का सटीक नियंत्रण प्राप्त कर सकती है। साथ ही, बिजली पारेषण की स्थिरता और दक्षता को और बेहतर बनाने के लिए प्रौद्योगिकी को उद्योग की पहली पावरविया बैकसाइड बिजली आपूर्ति तकनीक के साथ भी जोड़ा गया है। इंटेल ने उच्च-प्रदर्शन स्थितियों के तहत इंटेल 0 ए प्रक्रिया में नोड स्थिरता में महत्वपूर्ण सुधार प्रदर्शित करने के लिए एक वोल्टेज ड्रॉप ग्राफ भी दिखाया।

बैक-साइड पावर टेक्नोलॉजी के उपयोग के माध्यम से, इंटेल ने एक सख्त सेल पैकेज हासिल किया है और क्षेत्र दक्षता में काफी सुधार किया है। यह सुधार मुख्य रूप से इस तथ्य के कारण है कि बैक-साइड पावर तकनीक फ्रंट-साइड केबलिंग की तुलना में अधिक स्थान मुक्त करती है, जिससे चिप डिजाइन अधिक कॉम्पैक्ट और कुशल हो जाता है।

अब तक बताई गई जानकारी को देखते हुए, यदि इंटेल की 2A प्रक्रिया की उपज अपेक्षाओं को पूरा कर सकती है, तो यह TSMC की 0nm प्रक्रिया का एक मजबूत प्रतियोगी बन जाएगा। इस प्रक्रिया प्रौद्योगिकी की शुरूआत से पूरे अर्धचालक उद्योग की तकनीकी प्रगति और विकास को बढ़ावा देने की उम्मीद है।

बाजार की भविष्यवाणियों के अनुसार, इंटेल 2026 ए प्रक्रिया पहले पैंथर लेक एसओसी और ज़ीऑन के क्लियरवॉटर फ़ॉरेस्ट सीपीयू पर लागू की जाएगी। यह उम्मीद की जाती है कि उपभोक्ता इस उन्नत प्रक्रिया प्रौद्योगिकी के साथ अंतिम उत्पादों को 0 साल की शुरुआत में देख पाएंगे। इसके परिणामस्वरूप उपभोक्ताओं के लिए अधिक कुशल, ऊर्जा-कुशल और शक्तिशाली कंप्यूटिंग अनुभव होगा।